D-Waveの新しい研究がNature誌に発表され、同社の双レール量子ビット技術を用いたゲートモデル量子コンピュータが、ハードウェアのオーバーヘッドを大幅に削減しながら効率的な量子誤り訂正を実現できることが実証されました。この研究では約99.9%の忠実度と500ナノ秒の高速ゲート動作が達成され、ハードウェアレベルの誤り検出により論理誤り率を10倍削減できる可能性が示されました。D-Waveはこの成果をもとに、2032年までに100個の論理
D-Waveはネイチャー誌掲載の査読論文で、約99.9%の忠実度・約500ナノ秒のゲート時間を持つ2量子ビット絡み合いゲートを実証。デュアルレール構造によりエラー訂正ごとに論理エラー率を最大10倍削減できると示した。
- 技術・量子忠実度2量子ビット絡み合いゲートで約99.9%の忠実度、約500ナノ秒のゲート時間を達成
- エラー訂正効率デュアルレール構造によりエラー訂正1増分ごとに論理エラー率を最大10倍削減
- ハードウェア優位性最も頻出するエラーが最も訂正しやすい有利なエラー階層を2量子ビット操作中も維持
- 開発ロードマップ2032年までに100論理量子ビット・100万回超オペレーション対応システムの完成を目標
- 査読・外部検証成果はネイチャー誌掲載の査読論文「An entangling gate for dual-rail erasure qubits」として公表
- デュアルプラットフォームアニーリングとゲートモデルの両量子コンピューティング技術を併用する戦略を推進
情報ソース ir.dwavequantum.com